Verilog HDL&VHDLテストベンチ記述の初歩 (DESIGN WAVE MOOK)作者: 安岡貴志出版社/メーカー: CQ出版発売日: 2011/03/30メディア: 単行本購入: 1人 クリック: 3回この商品を含むブログ (1件) を見る Verilogのテストベンチ記述について言及している日本語の…

Verilogでグレイスケール画像群を読み込みモジュールに1画素ずつストリームに転送するためのテストベンチ、hexファイル、Makefileを自動生成するpythonスクリプトを作成しました。(ゴリ押しですが...) 画像群をROMに格納して自分のモジュールにinputします。

verilogを書いていると2進数または2進数の補数の値を知りたいときがあります。 そんな時、毎回ターミナルを離れてブラウザで検索して変換するのはめんどくさいため pythonで変換スクリプトを作成しました。

FPGAで設計をしていると乗算器などは自分で書くよりもIPに任せた方が早かったりします。(私のコードが悪いだけか?) そこで正数同士の乗算器の作り方を勉強のためメモしておきます。