FPGA
そろそろ高位合成にも手を出さなければということで、その準備 とりあえずチュートリアルで手を動かします。 参考資料 Vivado Design Suite ユーザー ガイド 高位合成 Vivado Design Suite Tutorial High-Level Synthesis UG871 (v 2014.1) May 6, 2014 ソー…
参考URL Altera SoC Embedded Design Suite User Guide ARM DS-5 Community Edition CentOS7にAltera SoC EDSをインストールします。
QuartusがDE0(CycloneⅢ)のサポートをやめて大分経ちました。 サポートされていた最後のバージョン(13.1?)をCentOS 7にCUIで再インストールします。
Verilogでグレイスケール画像群を読み込みモジュールに1画素ずつストリームに転送するためのテストベンチ、hexファイル、Makefileを自動生成するpythonスクリプトを作成しました。(ゴリ押しですが...) 画像群をROMに格納して自分のモジュールにinputします。